RF 스위치용 SOI 전계 효과 트랜지스터 최적 설계

Abstract

이 논문은 RF 스위치용 SOI MOSFET의 최적설계에 대해 기술하였다. MOSFET 설계 전, RON (온 저항), COFF (오프 커패시턴스)를 구성하는 RCH (채널 저항), RMETAL (메탈 커패시턴스), CINT (내부 커패시턴스) 그리고 CMETAL (메탈 커패시턴스) 4개의 설계 파라미터를 정의하였다. MOSFET의 RON*COFF를 최소화하기 위해서 게이트 길이 조절, 폴리 게이트와 컨택 메탈 간 간격 조절, 그리고 메탈 선로 라우팅 방법의 조절과 같은 3가지 설계 방법을 제안하였다. 또한 RF 스위치의 선형성 향상을 위해 3차 고조파 왜곡 개선을 위한 설계 방법을 제안하였다. 제안된 MOSFET 및 RF 스위치는 0.25μm SOI CMOS 공정을 이용하여 설계되었다. 제안된 구조의 MOSFET은 259fsec의 최소화된 RON*COFF 의 값을 가지고 이는 기존의 MOSFET에 비해 약 45%가 향상된 수치이다. 제안된 MOSFET을 이용하여 설계 된 SPDT RF 스위치는 상업용 RF 스위치들과 비교하였을 때 비슷하거나 더 나은 성능을 나타내었다.